月: 2006年1月

ATOK for OS X

Mac 版 ATOK はまだ、 Intel mac には対応してないんだそうです。 ざんねん。

Mac 版 ATOK はまだ、 Intel mac には対応してないんだそうです。ざんねん。
お知らせのメールがくるくらいなので、たぶん、ほんとに動かないんだな・・・

iWork ’06 その後

なんか、今度のポスターはいまいち気に入らないんだよな…… で、iWork ’06 をバリバリ使う日々なわけだが、グループ化した図形を拡大・縮小できるようになってた。

最近、研究会とか EDS Fair とかがあって、スライドだのポスターだのを猛烈な勢いで制作中。なんか、今度のポスターはいまいち気に入らないんだよな… できが悪くてごめんなさい。今朝は3時まで頑張ってみたが、やっぱりいまいち。
で、iWork ’06 をバリバリ使う日々なわけだが、グループ化した図形を拡大・縮小できるようになってた。iWork ’05ではなぜかこれができなかったわけだが、非常に便利。
Keynote で描いた図形 (というか複合図形) を Pages に貼り付ける場合は、グループ化しておかないとバラバラになることがある模様。グループ化して貼り付けてからバラせば OK.

1/620

プルトニウムが漏れ出す可能性は 1/620って、そりゃけっこう多い方じゃないですかね。 しかし、無事に打ち上がってしまえばあとは、10年後が楽しみなだけだ。

プルトニウムが漏れ出す可能性は 1/620って、そりゃけっこう多い方じゃないですかね。
しかし、無事に打ち上がってしまえばあとは、10年後が楽しみなだけだ。
うまくいきますように。

基板TODO

[Sheet 1 of 5] – オシレータの部品を更新- SYSCLK のテブナン終端抵抗にコメントなし[Sheet 2 of 5]- 特になし[Sheet 3 of 5]- USRCLK が Bank 2 につながってるが、source になるオシレータがない?- Virtex のほうの LED 接続- LED の色書いてない- JTAG のコネクタとか。

回路図超チェックしまくり。
[PCI Bus]
+ オシレータの部品を更新
+ SYSCLK のテブナン終端抵抗にコメントなし
[VTT/Vref]
+ 特になし
[Local Bus]
+ USRCLK が Bank 2 につながってるが、source になるオシレータがない?
+ Virtex のほうの LED 接続
– LED の色書いてない
+ デバッグピン
+ JTAG のコネクタとか。TCK どうにかしないと
+ M0, M1, M2, PCI_M66EN のスイッチとか
+ Bank0 の HSWAPEN とかの処理
+ 乱数ジェネレータを Bank 2 あたりに接続
[SRAM 5/6]
+ SRAM6 のH11 に junction が出てる
[SRAM 1/2/3/4]
+ 特に異常は感じられませんです
[SRAM電源]
+ 変な junction が Vss のあたりに多発
+ GND もちゃんとネット名入れましょう
[FPGA電源]
+ VCCAUX は 2.5v でいいのね? これって VCCO_0 とはどう違うのじゃ (←あうあう、あほでした。VCCO_0 はつまり、制御系の信号ピンの I/O の電圧であって、VCCAUX は制御回路そのものの電源なわけですね)
+ たぶん接続完了。バンクごとの電圧再点検必要
Bank 2/4 = 南側中央 (4が内側のやつ)
Bank 1/3 = 北側中央 (3が内側のやつ)
Bank 0: つまり制御系ですが、ここの電源電圧ってどうするの? 3.3v でいいのか?
Bank 1: SATA の予定 = 2.5v
Bank 2: SYSCLK / USRCLK = 3.3v 希望。Configuration の D[7:0] があるんですけど?
Bank 3: SATA の予定 = 2.5v
Bank 4: LEDつなぎたい = 3.3v
Bank 5: SRAM5/6 = 1.8v
Bank 6: SRAM1/2/3/4 = 1.8v
Bank 7: ローカルバス = 3.3v
Bank 8: SRAM1/2/3/4 = 1.8v
Bank 9: SRAM5/6 = 1.8v
Bank 10: SRAM1/2/3/4 = 1.8v
Bank 11: ローカルバス = 3.3v
Bank 12: SRAM1/2/3/4 = 1.8v
Bank 13: SRAM5/6 = 1.8v
Bank 14: SRAM1/2/3/4 = 1.8v
[電源回路]
なんと、実はまだ描いてなかったのだよ！
+ FPGA Core: 1.2v
+ RAM: 1.8v
+ そのほか: 2.5v
+ PCI から: 3.3v
[SATA]
コネクタの部品描く必要あり。同一筐体内で使うから DC coupling でいいや。GND 共通で。

D論TODO (2)

[ 作業的tasks ]+ ホストと FPGA の転送の絵を描く（どんくらい転送量が減りますよイメージ)+ Euler/Heun/RK4 の精度の違いをどこに入れるか- 4.1.2 の、面積評価の表に % 表記を追加 — XC2VP70 の全リソースに対する割合、という注を付ける– メモリのブロック数がわからなかった。 あちゃー。

[ 作業的tasks ]
+ ホストと FPGA の転送の絵を描く（どんくらい転送量が減りますよイメージ)
+ Euler/Heun/RK4 の精度の違いをどこに入れるか
+ 4.1.2 の、面積評価の表に % 表記を追加
++ XC2VP70 の全リソースに対する割合、という注を付けた
++ メモリのブロック数がわからなかった。あちゃー。帰ったら書こう。
+ ベンチマークしたモデルの微分方程式を全部書く
+ MM の近似式の導出部をちゃんと書く
[ サーベイ的tasks ]
– 関連研究: MD とか Smith-Waterman がどれくらい速くなるかとかそういうの
+ FP 演算器: 倍精度と単精度の面積の違いを数字で (3.3.3)

きょうのじてんしゃ

往路: 19.12km @ 26.0km/h (44m07s)
復路: 27.65km @ 24.9km/h (66m30s), Total 593.7km
猛烈に寒かったが、走ってればそうでもない。
ただ、最後はシューズカバーしてるのに右のつま先が冷えてきて、参った。
途中で、なんかすげえ嫌そうな顔して抜いてった車がいたので、
ペースメーカーにしてみた。楽勝だった。つまんないの。
自転車が前走ってるだけで、別に危ない状況でもないのにクラクションならしたりとか、対向車線に派手にはみ出して危ない抜き方してったりする人とかいるんだけど、なんでかね？もうちょっと落ち着こうぜ、みんな。

FP Core Survey

HPEC 2003 のプログラム。 単精度・倍精度の演算ユニットの比較とかした論文が出てる。

浮動小数点演算器 IP をいろいろ調べてみたよ。
企業もの
– Xilinx の Core Generator に入ってる FP Cores (Quixilica からライセンスされたもの)
– Xilinx の MicroBlaze にも FPU ついてるんですね。33MFLOPS @ 200MHz (単精度) だそうです。でも、FPU 自体は 1000 スライスって、すごいな。
– Nallatech の FP Cores
– Quixilica の FP Cores
– Digital Core Designの FP Cores。ここは単精度しか作ってない。
Academic もの
– PGR の演算モジュール一覧: 残念ながら、ディスクが飛んだ影響で一部の HTML ファイルがないそうですが…
– Arenaire Project: フランスのやつ。VHDL のソースコードがダウンロード可能。FPT05 で指数器出してた人の所だ。面積評価とかは書いてないので、論文を漁るか、自分で合成してみる必要あり。
HPEC 2003 のプログラム。
単精度・倍精度の演算ユニットの比較とかした論文が出てる。除算は作ってない。
結論からいうと、倍精度を FPGA でやるのは、そうとうしんどい (というかきっと性能が出ない)。32bit 前後のデータ幅、つまり単精度前後の桁数でやるのが現実的か。