東北大にきています。
最近ほとんど寝ないで仕事してたので、非常にねむい。
[ Flex Power FPGA における最適ボディバイアス電圧値組み合わせの詳細な分析 ]
Vth の異なるトランジスタを使い分ける – リークの大きな高速トランジスタの使用を限定: コンフィギュレーションメモリなど、動作速度の関係ないところを作り分けるには効果的
FlexPower FPGA ではダブルゲートトランジスタで Vth を配置配線後に最適化する方法を採っている。これは、供給バイアス電圧を変更することで実現している。
未使用資源をパワーゲーティングで止めるだけでなくて、使用資源のスタティックパワーも削減できるのでいい感じだ。チップサイズに余裕を持たせても電気食わないわけだし。
複数の技法を使うことでスイッチのエリアが増えるのでは? (末吉先生)
– ボディバイアスを2ステップにすると、何もしない場合にくらべてチップ面積が 1.6 倍くらい。でも、これは Vth 制御の粒度をとても細かくとった場合なので、粒度を粗くしていけば面積に関しては改善できる。
ステップ数はどれくらいにする? (どなたでしたっけ)
– あまり増やしても意味がないので、電力優先なら3ステップか4ステップ。面積のことも考えると2ステップが妥当かと。
[チップ内ネットワークを用いたマルチタスク向けリコンフィギャラブルアーキテクチャの検討]
ぐわさま。
構成情報とデータの転送をまったく同等に扱っている？ (しばたさん)
– はい
そうすると、どのくらいのスループットを目標にしている？
– パイプライン方式の場合のデータ転送がいちばんきれいなので、そのスループットが目標。
JPEG のデータの流れをもう一度教えてください (東北大のひと)
– パイプライン方式の場合はそれぞれのコアが別々の段階の処理をするのに対して、構成演算移動方式では全コアが自分の割り当て分について最後まで処理を行う
なにがよくなる?
– パイプライン方式では演算データの通信がオーバーヘッドになる。構成情報移動方式では、データが動くのが最初と最後なのでしあわせ。
ストリーム処理でもそうだってことですよね？
– はい。ある程度中にデータを保持できるようであれば。
[ Matrix Processing Engine のメディア処理アプリケーションによる性能評価 ]
Renesas のデバイス。
ビットシリアル演算器アレイなんですね。かっこいいー。
JPEG2000 とか MP3 とか。
Pentium4 と MTX を同じくロックにそろえてるのがわかりにくいのですが、チップ面積やプロセス技術的に、とか、消費電力で最適化した場合はどうか、とか、差し支えない範囲で教えてください(越智先生)
– 組込用なので µP と比べるのはアレなんですが、まあ、比較対象がないので… しかたないかな、と。
Renesas のデータだと 3.1mm^2 、電力 211mW 。電力比だと13倍。
プロセスは 90nm です (末吉先生、ほか)
[動的リコンフィギャラブルプロセッサにおける低電力設計手法の検討]
コンテキストスイッチ電力とデータトグル電力。
前者は乗算器のような dedicated resource を使うことで電力削減につながるかも。
ターゲットが DRP-1 ですが、タイルの中の PE 数がかわったりすれば結果はかわる？ (名古屋先生)
– はい。アプリケーションの実装がかわってくるので、結果も変わります。
[動的リコンフィギャラブルプロセッサを用いた動画アプリケーションの機能分割実装]
動作周波数としては IDCT が足を引っ張っているということだが、IDCT の実装をかえてなんとか周波数を改善できないか？ (名古屋先生)
– コンテキストがもうすこしあれば、パスを短くして動作周波数を向上することはできる
電力は?
– データはあるのですが、今回は載せてません。
[動的リコンフィギャラブルプロセッサDRPを用いた標数2の有限体における乗算の実装]
楕円曲線は相変わらずわからないのだけれど、いい感じに実装が進んでいる感じだ。
メモリのサイズとか、多項式の乗算には普通の乗算器は使えないのかとか、そういう質問が出てました。乗算器に関してはFPGAに実装した方が有利かもなんだけど、もうすこし複雑なアルゴリズムになるとDRPのほうがいいみたいだ。
[ ReCSiP ボードにおける汎用ホストインタフェイスの実装と評価 ]
やべえ、ちゃんと発表練習を見に行っておけばよかった…
何を目指しているのか？: いのぐち先生
「どれだけ省力化できたか」みたいな評価をしたほうがいいですね。
ホスト→ボード方向の性能が出てない気がするんですが: 奥山さん(会津大)