[3次元積層技術を用いた乗算回路設計に関する研究]
山形大の多田先生。
3-D ベクトルプロセッサとかもある。
コア・ベクトルキャッシュ・I/O が3段重ねで、電力効率を上げられる。
もうちょっと細かい粒度の、演算器とかを作れないか？というのがこの研究の課題。
配線長が長くなってしまうかと思いきや、回路内の長い配線をうまく減らせて、総配線長が短縮し、6〜30% くらい遅延を削減できた。
回路を subblock に分割し、かつ貫通配線の数を抑えるように最適化することが重要。
先行研究としては Kogg-Stone ADder の3次元実装というのがある。
論理深度レベル分割では層を増やしても遅延の改善が見られなくなる。
ビットスライス分割は3層でも遅延が減らせる。
クリティカルパス上のゲートが多数の場合には均等な分割が困難。
TSV を経由することによりクリティカルパスが変化する可能性も。
部分積の生成・圧縮部 (booth encoder + wallace tree) をバラしてみました。
ビットスライス分割よりクリティカルパスを考慮した分割のほうが面積が増える＋総配線長は長くなる。
TSV は本来遅延に悪影響を及ぼすが、遅延を改善することができた。
2次元実装と比べて最大で 27% 。
遅延には容量成分がかなり効いてくる。
TSV のサイズは縦横 1um で高さが 2um くらいのものを想定していますが、ちょっといまの技術では作るのはキビシイかも、とのこと。
[再利用可能な動的リコンフィギャラブルプロセッサの開発]
ふんがさん。
半導体は環境にやさしいか？
消費電力とか廃棄ではなくて、一番問題なのは製造時の薬品やエネルギーの使用かも。
さまざまな製品で汎用的に使えるチップがあれば、製品を廃棄するとこに取り出して転用、みたいなことができるのではないか。
だけど基本的には新しいプロセスを使った方が圧倒的にお得なので、大量生産大量消費の世界になっておるわけです。半田付けをはがしたりするのは問題だし。
しかし、いい加減プロセスの微細化も遅くなってきているし、集積度以外は改善しなくなってきているので、状況は変わるかも。
ビルディングブロック型 SoC.
製造後にいろいろ積み重ねちゃって何でも使えるようにすればいい。
誘導 (磁界) 結合ならたくさん積み重ねられるし、電源以外は半田付けが不要。
放熱とかはアレですが。
MuCCRA-Cube はプロセッサとプロセッサが 1:1 でつながるようになっている。
データ転送クロックは 1.5GHz, プロセッサクロックは 15MHz なので、プロセッサから見ると1クロックにたくさんのビットを送れる。
W 単位の消費電力の場合のワイヤレス送電はけっこう大変。
[三次元ワイヤレス接続用ルータおよびバス構造の提案]
佐々木くん＠ふんが研。
容量結合は2枚までしかいけないので誘導結合です。
バブルフロー制御楽しいな。パケットがぐるぐる回って、受信先の入力バッファが空いてたら拾える。トークンリングみたい。
共有バス型の通信モジュールも積んでおり、これだと Tx がひとりで残り全員が Rx になる。各レイヤがタイムスロットごとに順番に Tx になる。
チップは12月にできる。
シミュレーションで core 200MHz, inductor 4Gbps at 40mW という結果が出ている。
バブルフロー制御はリンク使用率が uniform traffic で 90%とかまでいける。いいね。
共有バスのほうは timeslot が回ってこないと送れないのでそれほどでもない。
[省エネ世界におけるシリコンウェハ]
シリコンウェハ出荷数量・面積ともに 8inch は減っており、12in に移行。
200mm や 300mm は伸びているが 450 はどうかな… という状況。
パワーデバイスでは IGBT がモリモリ伸びている。
5年先くらいまでは IGBT はシリコン、SiC はダイオードなら使われるようになるかも。
高耐圧用だと中性子照射炉が必要。日本には・・・ 世界的には将来の供給不足が見込まれる。
地殻までだと O(49.5), Si (25.8), Al (7.56), Fe (4.70) マントルまで入れると Fe が多いけど、さすがに人間が使えるのは地殻だし、Si は枯渇しない。
シリコンウェアはどこまで効率的に使われているのか？
ウェハの出荷容器はウェハ1枚と同じくらい (1万円くらい)。リユースしてます。
300mm シリコン単結晶、引き上げ時の長さは 1.6m 〜 2.5m くらい。頭としっぽは太さが違うから使えないので、長いほどよい。
150kg のだと、使えるのは 61kg, 300kg なら 171kg (57%) が使える。
つまり、引き上げでの収率はたかだか 60% (ここでの残りの部分は純度がいいからまた使えるということかな？)
加工収率は 1.2mm から 775um にするからここで 65%。これの残りは不純物（特に砥石）の混じり具合によってセメントにしたり、あるいは太陽電池方面などへ。
さいごは 30um〜70um にするからもっと捨てている。
ウエハの内側と外側での特性の違いとかあるんだけど、300mm くらいはちょうどよいらしい。
引き上げたままだと void が入っちゃったりするので、表面だけ無欠陥にするような加工 (気相成長させたりとか、高温で anneal するとかね) が必要。内側の void は放熱とかのためにあったほうがいいときもある。
radiation tolerant とか industrial / military temp なのを作るには、ある程度ウェハの特性も関係してくる。
[状態評価を用いた多重化方式によるモジュールの長寿命設計]
過半数のモジュールが壊れても大丈夫な stateful NMR を改良して、resettable stateful NMR.
モジュールが復旧したときに、モジュールの状態評価を正常に戻すことができる。
復旧、という概念がディジタル回路とかだと実際のところどうなの？ → チップを取り替えるとかそういう、モジュールレベルのことになりそう。
[旧型PCにもとづく太陽光発電によるグリッドの提案]
太陽電池 1m^2 で年間石油換算 39L, 森林面積 316m^2 に相当。
ということはガソリン 40 リットル燃やしたら 316平方メートルの森林が1年かけて吸収しなきゃいけないということですね？
実験で使ってるPCは Atom とか Celeron M なので、うーん…
でもこれ四年生がやってる研究なので、続きは本人次第かな。がんばれー