[FPGAを用いた様々な大きさ、回転角を持つパターンの検出手法の検討]
梶原さん: 回転のところで、隣のピクセルに移動しちゃったところだけを計算して処理量を減らしているんだけど、大きな画像になるとあまり節約にならないのでは？
鈴木さん: いま使っているFPGAでできるサイズの画像ではこれでよいと思っている。大きいのでは違うけれど。
[振動抑制を考慮した追従システムのFPGAによる実装]
現代制御なアルゴリズムをMATLAB/Simulink のモデルから実装。
組み込みなソフトウェアに対してどれくらいのアドバンテージがあるか？
Xilinx, Altera などのツールはあるけど、主に DSP 用であり、FPGA 用の機種依存なブロックを使ってやらないといけない。Mathworks が出しているツールは限定的だが標準のブロックをサポートしている。
制震制御: たとえば水の入ったコップを、水をこぼさずに高速に移動する。
鋳造のラインとかで使う。装置の制約 (最大速度、最大加速度など) を満たすために、リアルタイムでシミュレーションしながら次の動作を決める (予測制御) 必要があり、計算が大変で、Atom Z530 では実時間制御に間に合わない!
ソフトウェア実行版とHDL版ではMATLABのレベルで書き方を変えないとダメ。
京さん: 組み込みで速いプロセッサを使えないのはなぜ？
市川先生: コストとか、あるいは他機種と共通部品だったりするので。高速な予測制御はソフトウェアではできないので、コストが許すならばFPGAなどを導入することで、いままでできなかったことができるようになる。今回は、ふつうの市販のツールでどれくらいのものができるかに興味があった。
[SIMD型並列度可変プロセッサコアの提案とその検証]
Super H-2互換ソフトIP の Aquarius (available at opencores.org) の Verilog 記述を使用。
マルチコアにするよりはSIMDのほうが省面積な感じで、SIMD のほうが、使用 LUT に比例して素直に性能が伸びる。
柴田先生: 演算器とレジスタはセットにして並べるの？
田邊さん: はい。
柴田先生: 開発環境はどうしていますか？
田邊さん: SSE用の開発環境とかの出力を translate することを考えています。
渡邊先生: オリジナルの命令セットに対してどういったSIMD命令を追加していますか？
田邊さん: 実は命令は追加していなくて、すべての演算器が同じ命令を実行するようになっている。演算ユニット間のネットワークができてから、通信関係のことを考えたい。
[PC-FPGA複合クラスタにおけるソフトウェア-ハードウェア間通信と遠隔呼び出し]
PCクラスタ用ネットワークにおけるFPGAの利用はMaestro2 (筑波大) とか DIMMnet (慶應)とかに見られるし、計算にも使われている。
井口先生: なんか遅いのは、実は測定タイマの関数の精度の問題では？もっといい性能が出ているかも :p
小畑先生: そうかもしれません 🙂
梶原さん: FPGA から PC を呼ぶ、という処理ができるようになっているけど、どう使う？対称性があるのはいいけれど。
小畑先生: ちょっと検討します。
[複数FPGA上で動作するスケーラブルアレイプロセッサのためのGALS設計]
ステンシル計算とかをするための、globally async, locally sync なシステム。
FPGA ボードを複数使って検証。ストールの解決メカニズムがキモで、かなりうまくいっている。
小栗先生: dual port FIFO を使うとデータはうまくいくんだけど、handshake のところはむずかしいので、気をつけて作らないとmetastableに落ちて誤動作が起きることがあるので、複数のクロックを使うと難しいかも。
そうか・・・難しいなあ。
[複数の異なるアプリケーションを用いたFPGAベース・リコンフィギュラブルシステム用OSの性能評価]
ホスト PC にくっついた FPGA なんかで、複数の SW task が動くのは当然として、それに対応する複数の HW task を動かせるような OS 的なシステムを作っている。プロトタイプは SPARTAN3 を4つ搭載。
渡邊先生: HW task は1アプリケーションでFPGAひとつ？
児島先生: 再構成の事情とかでそうなっていますが、将来は何とかしたい。
[An Efficient Implementation of Exhaustive Verification of the Collatz Conjecture using DSP48E blocks of Xilinx Virtex-5 FPGAs]
専門委員会があって遅刻しましたごめんなさい。
市川先生と小栗先生がこれって何で証明できないのか、という議論で盛り上がる。
Virtex-II のときからの性能向上には DSP block の寄与が大きいとのこと。
[マルチFPGAプラットフォームFLOPS-2Dにおける演算パイプラインの実装]
ちょっと導入のスライドがまずかったなー。preliminary work だっていうのを前面に出さないと誤解される、ということがよくわかった。やってる内容は悪くないと思う。
[動的再構成デバイスによるリアルタイム翻訳システムの構築と検証]
DAP/DNA2!