月: 2005年10月

うごいた (らしい)

修士1年の時にプロジェクトを立ち上げたReCSiP: a Reconfigurable Cell SImulation Platform ですが、
月曜の夜に僕がダウンしている間に、ついに実機で動くようになりました。
ハードウェア的にはバグはもうないはず、というところで、熱が出ちゃってどうにもならなくて、
後輩に続きをお願いして帰ったのですが、実機での入力データが間違ってただけだった模様。
最後の最後で丸投げしちゃってごめんなさい > 関係者のみなさま
いやー長かった。足かけ 5 年ですよ、5 年。
最初は理論ピーク性能で PentiumIII の 4 倍とかで、修論発表でボロボロにされたわけですが、
いつのまにか Pentium4 の 80 倍くらい出そうな感じになっていて、結構いい感じなのではないかと、
勝手に考えています。まあ、実効性能でどれだけ出せるかはこれから検証しつつ、いろいろなところを
改良していかなければならないわけですが。
世の中クラスタだとかグリッドだとかが流行ってるわけですが、
これはいつも僕が主張していることだけれども、クラスタっていうのは、
発想としては前世紀の遺物でしかないんですよ。人類の進歩のためなら電力をいくら使ってもいい、
なんてことはもう絶対にありえないわけで。したがって、余っている計算能力をかき集めて
利用するグリッド的な方法論か、あるいは電力対性能比を飛躍的に高める方法か、そのどちらかが
これからの高性能コンピューティングなんじゃないかと。僕はソフトウェアとか苦手なので、
前者には一生手がつけられなそうな気もしますが、まあ、優秀な研究者は世の中にいっぱいいるので、
自分のできるところで自分の仕事をするまでの話。
まあ、そのうちまた、全く新しいテーマを切り拓いていかなきゃいけない時期もくると思うのだけれど、
なんか最近、片づけなきゃいけない課題がたくさん見えてきた気がするので、
しばらくこのテーマで行けるかな、と思ったり思わなかったり。

ばぐ

久しぶりに猛烈にデバッグ中だ。
自分が原因のバグならたいていどうにかなるものだが、
今回のはどうやら処理系の問題らしくて、かなりやっかいだ。
具体的に言うと、シフトレジスタの出力のうち何ビットかは使わないのだが、
どうもまとめて切り捨てられてしまっている模様であり、シフトレジスタの出力は
全ビットが不定値になってしまっている。あうー。
論理合成後や、ネットリストの translate 後のシミュレーションモデルでは正常に動作しており、
これがテクノロジマッピングや配置配線後のシミュレーションモデルになると動かない。
実機では配置配線後シミュレーションと同じ挙動をしている感じなので、
シミュレーションそのものの信頼性は決して悪くないようだが。
Possible Solution:
シフトレジスタ埋め込み(固定長にしちゃう。使わないビットがない実装にすればなおよい？)
TODO:
スイッチ部を生成する Perl スクリプトを修正して、ちゃんと実機でも使えるようにする

慶早戦の写真とか

4年のときに神宮球場で撮った写真のスキャンがだいたい終わりました。
今夜中か遅くても明日には、
http://yasu.prosou.nu/misc/internal.html から見られるように
なりますが、パスワードが必要です(長井君がアメリカにいったときの送別会の
写真のページのと同じです)。
應援指導部の同期の方々とか、見たい方はご一報ください。

Zeiss Ikon

http://www.cosina.co.jp/z.html
うおおおおお！いいですね！
Biogon が 21mm から使えるぜ！
でも、一眼レフもってりゃそれで必要充分、という現実もあったりして。
レンジファインダーなら違う世界が見えるだろうな、
とは思うのだが、その世界を切り拓いていく体力が、
いまの自分にあるかどうか、それが問題だ。

uselib

Xilinx ISE で配置配線後とかにシミュレーションモデルを吐かせるときに、
Generic Verilog でなくて Verilog-XL とかを指定すると、Unix 環境でシミュレーションするときに
ライブラリのパスが見つからないよー、と怒られるわけですが、
なんのことはない、モデルの Verilog ファイルの頭のところにある `uselib を削ればいいんですね。
簡単だった。

Yahoo! BB Mobile

PHS 忘れたので久しぶりに使ってる。
で、ずっと続いてた無料試験サービスが本日18時で終了だそうだ。
明日から、日本テレコムの「モバイルゾーン」とかいうサービスと統合らしい。
でもまあ、有料だったら使うことはないな、、、