- 研究室にポスターもっていく
- フィルムを現像に出す
- たいやき買ってから研究室いく
遊んでそうにみえるな。まじめにやってますよ。
Recently in 仕事リスト Category
メール書く仕事は明日に積み残し。
- FreeBSD のアップデート関係
- アノテーションに関して、ほげほげ。
- マウス (USB の、2ボタンかそこらの) を持っていく
- 大腸菌 (K12 と O157 かなんか) のゲノム比較のデータを作る
- ケーキ持ってく
- 生協の組合員証書き換え
- 日吉でアカウント申請
- いま読んでる本を読破 (必要なところまで...)
- 次はとりあえず日本語の何か
- FreeBSD に eclipse 環境をもっていく + libSBML とかのコンパイル
- Emacs の新しい inline patch が当たったのを make する
- 研究室の G5 を再インストール
- 旅費の申請
- 実装進めねば...
- 引き出しとか注文
- 日吉のあたりにホームセンターみたいなのないの？
回路図超チェックしまくり。
[PCI Bus]
+ オシレータの部品を更新
+ SYSCLK のテブナン終端抵抗にコメントなし
[VTT/Vref]
+ 特になし
[Local Bus]
+ USRCLK が Bank 2 につながってるが、source になるオシレータがない?
+ Virtex のほうの LED 接続
- LED の色書いてない
+ デバッグピン
+ JTAG のコネクタとか。TCK どうにかしないと
+ M0, M1, M2, PCI_M66EN のスイッチとか
+ Bank0 の HSWAPEN とかの処理
+ 乱数ジェネレータを Bank 2 あたりに接続
[SRAM 5/6]
+ SRAM6 のH11 に junction が出てる
[SRAM 1/2/3/4]
+ 特に異常は感じられませんです
[SRAM電源]
+ 変な junction が Vss のあたりに多発
+ GND もちゃんとネット名入れましょう
[FPGA電源]
+ VCCAUX は 2.5v でいいのね? これって VCCO_0 とはどう違うのじゃ (←あうあう、あほでした。VCCO_0 はつまり、制御系の信号ピンの I/O の電圧であって、VCCAUX は制御回路そのものの電源なわけですね)
+ たぶん接続完了。バンクごとの電圧再点検必要
Bank 2/4 = 南側中央 (4が内側のやつ)
Bank 1/3 = 北側中央 (3が内側のやつ)
Bank 0: つまり制御系ですが、ここの電源電圧ってどうするの? 3.3v でいいのか?
Bank 1: SATA の予定 = 2.5v
Bank 2: SYSCLK / USRCLK = 3.3v 希望。Configuration の D[7:0] があるんですけど?
Bank 3: SATA の予定 = 2.5v
Bank 4: LEDつなぎたい = 3.3v
Bank 5: SRAM5/6 = 1.8v
Bank 6: SRAM1/2/3/4 = 1.8v
Bank 7: ローカルバス = 3.3v
Bank 8: SRAM1/2/3/4 = 1.8v
Bank 9: SRAM5/6 = 1.8v
Bank 10: SRAM1/2/3/4 = 1.8v
Bank 11: ローカルバス = 3.3v
Bank 12: SRAM1/2/3/4 = 1.8v
Bank 13: SRAM5/6 = 1.8v
Bank 14: SRAM1/2/3/4 = 1.8v
[電源回路]
なんと、実はまだ描いてなかったのだよ！
+ FPGA Core: 1.2v
+ RAM: 1.8v
+ そのほか: 2.5v
+ PCI から: 3.3v
[SATA]
コネクタの部品描く必要あり。同一筐体内で使うから DC coupling でいいや。GND 共通で。
[ 作業的tasks ]
+ ホストと FPGA の転送の絵を描く（どんくらい転送量が減りますよイメージ)
+ Euler/Heun/RK4 の精度の違いをどこに入れるか
+ 4.1.2 の、面積評価の表に % 表記を追加
++ XC2VP70 の全リソースに対する割合、という注を付けた
++ メモリのブロック数がわからなかった。あちゃー。帰ったら書こう。
+ ベンチマークしたモデルの微分方程式を全部書く
+ MM の近似式の導出部をちゃんと書く
[ サーベイ的tasks ]
- 関連研究: MD とか Smith-Waterman がどれくらい速くなるかとかそういうの
+ FP 演算器: 倍精度と単精度の面積の違いを数字で (3.3.3)
Not yet:
- 商用計算機に関するサーベイの増強 (商用だけに限らない?)
- Solver Core と Integrator のインタフェイス部の仕様
Done:
- 積分モジュールの動作、そのほかはまだ全然だめじゃん！
- ボードのスイッチ設定とかの話
- 浮動小数点フォーマット
- ローカルバスの話を補強する必要あり (これでいいと思うんですけどダメですかそうですか)
- Solver Core の説明 (パイプラインをどう構成するみたいな話)
いろいろやらなきゃな。
- D論の結論のところ書く
- 付録も簡単に書く (教務に出すときに空なのはまずい)
- 論文リスト作る (学位申請用のフォーマットのやつ)
- 旅費申請のための報告書書く
- 印刷とか
- 回路図も引く
文献漁り
Systems biology
- 細胞膜の力学シミュレーション
- ショウジョウバエとかのやつ
- そのほか
FPGA in Bioinformatics
- MD
- Sequence analysis
- だんなの（文献がないけどどうしよう?)
