母が使っていた MacBook の液晶が突然真っ白になって、映らなくなったので交換した。
液晶パネルは iFixit で、$119. 送料込みで 15,200 円でした。探せば日本国内でも手に入るみたい。
仮組の状態で起動したところ。
再組立中。DVD ドライブの右側にツメの受け側が4つ並んでおり、これは左にずらすと
取れるようになっている。
交換に関する日本語の記事はちょこちょこ出ているので、多くは書かないけれど、キーボードはネジを外したあと、左側にスライドさせて外す感じ。右側にはほとんどネジがなくて、DVD ドライブの上はツメで止まっているのだけれど、そこは力を入れて外すのじゃなくて、横方向に引っ張って外す仕掛けになっている。それから、ディスプレイのベゼルは、取り外しは比較的簡単だけど、取り付けのときに爪を損傷しやすくて、だいぶダメにしてしまった。
何はともあれ、1万5千円と2時間半で、コンピュータが復活するというのは、めでたい。
最近出張ばっかりだった。マジで激務です。
今年最後の発表は今年3度目の仙台で、日本流体力学会の数値流体力学シンポジウム。
アクセラレータと計算手法、という organized session でしゃべってきました。立ち見が大勢いて、かなり注目されている雰囲気。FPGA はなんか最近、 GPGPU に押されて若干旗色悪いですが、それでも健闘していると思う。まあ、お互い得手不得手があるしね。
会場は仙台市民会館、というところで、仙台駅からバスで100円だった。勾当台公園の近く。夜は、イルミネーションがきれいだった。
帰国直後だったこともあり、非常にしんどかったが、いろいろな人といろいろな話ができて、有意義だったと思う。
最近大人買いしたものその1: うまい棒150本
30本ひとパックになっているんだけど、これを5パック、コンビニから研究室まで抱えて買えるのはけっこう大変だった。途中で荷崩れしそうでね。
袋のままだとアレなので、段ボールに詰めてみた。自己組織化マップみたい。
あと、研究室の学生用の PC のメモリがみんな 1GB で、MS Office とか動かすとあまりにも悲惨なので、全部 2GB にすることにした。そういうわけで、1GB のモジュールを 30枚ほど購入。
ちょっと前に MacBook を修理した。
- ファンから異音
- VGA アダプタをつないでいるときに、ちょっと付け根に触ると切れちゃう
などなど、いろいろ問題が山積みになっており、マザーボード、ディスプレイアセンブリ、ファンアセンブリを交換。
Apple の対応は非常に丁寧で、いつも気持ちよいね。
そして、修理伝票が若干面白かった (笑)
ANA の国際線に乗ると、いつも「入善の海洋深層水」が配られる (でも、なんで入善なの?) のだけれど、先日はそれに、東レの広告が入ってた。
SUPER EFFICIENT JET IS ARRIVING SOON.The new Boeing 787 is mostly built with Toray carbon fiber composite materials, making it lighter, stronger and more fuel-efficient. This is environmental leadership at work.
'TORAY' Innovation by Chemistry
そんな宣伝文句だ。やっぱり材料屋さんってすごいんだな...
帰国直前に 787 の初飛行の予定がニュースで流れ、帰ってからその映像をnewairplane.com で見た。「アポロ13」の映画を思い出すような離陸と着陸で、ボーイングの人たちの、いろいろなコメントが最高にかっこよかった。
東レがカーボンを作り、三菱重工がそれで主翼を作って、全日空が launch customer として世界で初めてそれを飛ばす、というのは、それがアメリカ製の、しかも世界中で記録的な売れ行きを見せている飛行機であることを考えると、実にすごいことじゃないだろうか。
スケジュールは2年遅れ。だけど、これはこれから何十年も乗られる機体なのだから、それでいいじゃないか、と思う。新しい、しかもこういう大型の飛行機を作るというのは、とても大きなチャレンジなのだから、予想以上に時間がかかったって、それは仕方ない。
でも、いよいよ来年の今頃には、この、main wing made in Nagoya の機体に乗れるのかな、と思うと、ワクワクするね。
それから、これで MRJ の売れ行きにも弾みがつくといいなあ。
朝寝坊して、チャリで出勤。
しかしね、後輪がぺちゃんこになっていて、しかもバルブの付け根がダメになったらしくて空気はいらなくて、結局玄関に置いてあった予備のホイールに交換して解決。出張続きで1ヶ月も放置してたからなあ。
さすがに1ヶ月乗らないといろんな感覚を忘れており、きれいにペダルが回せない感じだったが、やっぱり自転車は楽しいね。来週からモリモリ乗ろう。
21.94km @ 25.0km/h (52m28s) odo 7518.7km
もう1ヶ月前ですが、笹子峠いってきた。
多摩川から八王子へ抜けていくわけですが、朝早く空いている時間に多摩川にでると、ついつい飛ばすわけで、いきなり全開。例によって、視界に入った自転車は全部抜いた。多摩川の中央道のところで休憩。富士山がきれいだったんだけど、あれの右のほうをぐるーっと回って向こうにいくのかー、と思うと、ちょっとぞっとする。
で、遠いなあ、という話をしていたら、後輩登場。今日は母校の、羽村から丸子橋まで歩くイベントがあって、それに参加するそうな。みなさまによろしくー。
八王子駅前でちゃーりー氏と合流、高尾駅前のコンビニに寄って補給して、大垂水峠アタック。わりと調子が良く、5，6台抜いたと思うが、頂上がどこだかわからずに途中で脚が終わってしまい、頂上の手前で2台に抜き返された。ちぇー。
下ると相模湖。しばらくだらだらして、大月方面へ。非常に寒くて、コンビニを見かけるたびにトイレへ駆け込む始末。あとで、これが響いてくるとは思わなかった...
猿橋によって紅葉狩り。
大月まではひと駅分だから、わりとすぐ。駅の近くでほうとうをいただく。
食後に走り出してみると、ひどく調子が悪い。脚が疲れているというよりは、寒さでトイレに行きすぎてミネラルバランスが崩れた上に、平地で運動量が減り、体温が下がってきていたのだと思う。
笹子の笹一酒造のところで一休み。太鼓はたたけなかった。
ここまではなんとか頑張ったが、あまりにも調子が悪くて、足手まといなので、ここからはちゃーりー氏に先行してもらうことにした。
笹子峠旧道の入り口まではわりとすぐ。
登りはそんなにきつくないが、足を使えば体温も上がるわけで、体調は回復傾向。でも日没が迫ってきており、ちょっと焦る。紅葉を眺めるにはちょっと遅い時間の到着だったけれど、時折顔を覗かせる近くの山に日が当たっているのはとてもきれいだった。
ちょこちょこ写真を撮ったりしているうちに頂上。1000mを超えており、めちゃめちゃ寒い。
最初は塩山あたりまで降りるつもりだったのだけれど、この寒さでは無理、ということで、ウインドブレーカーを着て甲斐大和駅へ下り、駅の近くでラーメンを食べて、電車で帰ってきた。
久しぶりにまとまった距離を走れて楽しかった。昔峠に行きまくってた頃はあまり考えていなかったのだけれど、やっぱり冬は防寒対策が重要だな...
実はあれからまた仙台いってきたのですが、前回の続き。
山形から赤湯へ。電車ですぐだ。
道路脇の標柱はリサイクル素材でできているらしい。山形県やるな。
駅から温泉街まではけっこうな距離があるが、毎日職場から駅まで歩いていることを考えれば、普通に歩ける距離だ。
途中でイトーヨーカドーか、ヨークベニマルが閉店しているのを見かける。看板まで消されて、店舗はベニヤ板で囲われており、非常にもの悲しい。なんというか、こういうのが街の中にあると、街全体の雰囲気が沈むような気がして、やるせない気持ちになる。
突然、住宅街に囲まれた、鴨池が出現。
蓮田なのかも。こういうのが近所にあったら、いいだろうなあ。
激辛鮭。塩鮭なのか、それとも唐辛子系なのか。
山の中で「昔懐かしい」のだから、塩かな。
自転車屋さんがあった。看板にはなんと、「片倉のシルク号自転車」だって！
渋い。
ぶらぶら歩いて行くと、やがて温泉街になる。
元湯の近くの、「竹屋旅館」に投宿 (写真を撮るのは忘れた...)。
お風呂はそれほど大きくなかったけれど、平日で空いていて、ゆっくりできた。
ところが、その晩作業しようと思っていたデータが、MacBook に入っていないことが発覚。研究室を出るときに間違いなく subversion のリポジトリには commit しているので、update すればいいのだけれど、ここは emobile が圏外。
iPhone で調べると、どうやら駅のほうまでいけば通じるらしい。
そういうわけなので、おなかもすいたことだし、MacBook 片手に外出。
さっきの空き店舗のところまでいったら電波が入り、そこで万事解決。ただ、真っ暗な道ばたでノートパソコン開いて作業してるというのは、非常に不穏な感じ。
さっきの池のところがきれいだった。そういえば僕の Coolpix は、モードダイヤルに "M" があって、ちゃんとマニュアル露出できるです。便利。
ついでに「田園」でお茶しつつ、こちらで先生をしている友人の仕事が終わるのを待つことに。
ここ、非常にいい感じのお店で、ごはんもおいしそうでした。結局友人は仕事が終わらず、会えなかったので、ここでご飯食べればよかった。また来ます。
結局夕飯は宿の近くの中華屋さんでラーメン。
これ、非常に良心的で、見た目は具が全然ないんだけど、なかにたくさん埋まってた。
テレビではクライマックスシリーズ、楽天の試合をやっており、大盛り上がり。しかも、ものすごい勢いで点が入るので、食べ終わってからもなかなかお店を出られなかった (笑)。
翌朝はけっこう早い時間に出た。なにしろ、仙台まではけっこう遠い。
途中でこんな看板を発見。継ぎ目なしの石の鳥居、というのはすごいね...
赤湯は盆地になっており、山のほうまで散歩すれば楽しそうだったが、それは次回。
駅は新幹線も停まるそうで、新しくてかっこいい。
電車に乗って、山形から仙山線。仙山線はいいね。山がきれい。
山寺の駅からは、芭蕉の歌で有名なあのお寺がみえた。凄いところに建ってるなー
それで、愛子でおりて、秋保温泉へいって、会議やって帰ってきました。
そういうわけで、ちょうど2ヶ月かかりましたが、これでめでたく完結。
Hi, everyone.
Are you typing "sync; sync; sync" as everyday, or every moment?
Yes, it is important to save you from unexpected system crash...
Aaaaaaaaaaaaaaaaaaaaaaaah!!!!!!!!!!!!
... And now, I've recovered the data manually :)
畏れ多くも座長を仰せつかったので、数値計算流体シンポジウムというのに行ってきます。
僕らはアクセラレータのセッションで、つまり、どうやって速く計算するか、ということなので、計算機科学の立場からのアプローチ。
流体というと、飛行機や船舶をはじめとして乗り物とか、エンジンとか風車みたいなものを連想しがちですが、プログラムを見るとかなり面白い。防災 (竜巻とか) から医療 (血流とか) まであり、流れるもの、というのは身の回りにいくらでもあるわけで、でも、やっぱり気体とか液体の挙動というのは難しくて、それを研究する余地というのは無限にあるんだなあ、と思った。なんというか、流体というのは抽象度を下げてマジメにシミュレーションしようとすればするほど、果てしなく計算量が増えるので、まだまだこれからな気がする。
しかし、生命とか流体とか、なんでそういう、無限に計算量がある世界に踏み込んでしまったのか... ま、いろんな分野に貢献することが計算機科学の使命であり、発展の原動力だと思うので、いいんだけどね。
というわけで、仙台で会いましょう。でも... 日帰り? まじで??
新幹線があるから、いいか。がんばろう。
それで、誰か僕の発表スライドを作ってください... もういっぱいいっぱいです。
朝ごはんを食べていたら、ドイツに留学している中国人の男の子とその奥さんに会った。
彼とはどうも、Heidelberg で会ったことがある気がしていて、ごはんの後にビーチで立ち話。FPL at Heidelberg と FPT at Kitakyushu にいったよ、というので、"Oh, both I was there" といったら、"I think you were there" だって。覚えていてくれたかな。彼らは明日までここにいるんだそうだ。来年もここにこられたらいいねー、といって、別れる。
空港へ向かうシャトルバスで、North Carolina Univ で、BLASTn をやっている彼と、偶然一緒になった。彼は Atlanta へ、僕は Mexico City へ。30分くらいの間に、いろいろな話をした。
- 僕は若く見えるらしい (これは、海外へ行くと、いろんな人に言われる)。もう学生じゃなくて faculty staff だ、というと驚いていた。それで、大笑いしたのが、「アメリカでは Professor になるには、お腹が大きくなきゃいけない」だそうだ。僕は生涯サイクリストでいたいので、それは無理。
- 彼は ASIMO がお気に入りだそうで、日本の、mechanics, eletctronics を含めたトータルの技術力を大変高く評価していた。僕が、"China and India is going to overtake Japan" といったら、インドには TI とか、いろいろな device vendor が出てきているけど、やっていることは software だけだよー、とのこと。インドのソフトウェア開発能力はものすごい、と僕は思うのだけれど、ハードウェア的なものはまだ日本にも分があるのかな。がんばりましょう。
- Life science と computer science の collaboration はものすごくエキサイティングだ、というのが僕らの共通見解。彼のスライドには、GenBank のレコード数増加グラフが出ていたのだけれど、僕らの役割は life science の superlinear な発展にコンピュータを追いつかせることなのかもね、という話をした。
- FCCM に投稿するのが時期的にしんどいのは、日本人だけじゃないらしい。来年は FPL に出したいなあ。
- National Geographics のドキュメンタリーで、Megastructures というのがあって、それで関西空港の話を見たらしく、"日本の K で始まる、海の上にある空港はすげえな!" と大絶賛。僕もあそこは大好きです。夜、伊丹へ向かう飛行機から見る関空はめちゃめちゃきれい。
- Megastructures ともうひとつ、Aircraft accident investigation を見るのが好きらしい。「いや、それ、飛行機に乗る前に見ちゃダメでしょ」といったら、「そうだよね、Linux のシステムはしょっちゅうクラッシュするし、コンピュータは信用できない」それに、飛行機は floating point numerics でデザインされているから怖いって誰かのスライドにあったよね。"I want take control everything... " といっていた。確かに僕も、copper wire / opt fibre よりも、gears, springs and steel wire のほうが安心だと思う...
そんなこんなで、ターミナルでお別れ。
また世界のどこかで会いましょう。いい会議でした。
¡Hola!
MX352, Cancun to Mexico City.
- A reconfigurable architecture for stereo-assisted detection of point features for robot mapping
Active sensors: sonar or radar is effective in low density, low noise, low interference environment. (Low density というのが、なるほど、と思った)
Passive sensors like vision systems are effective in practical situations.
Dynamic programming を使ってステレオ処理をやるらしい。かっこいいぞ！
- FPGA implementation for direct kinematics of a spherical robot manipulator
ロボットアームがいまどういう状態になっていて、どういうふうに力をいれれば所望の状態に持って行けるかを計算する。行列演算。
- Parallax‐Docking and Reconfiguration of Field Programmable Robot Arrays using an Intermittently‐Powered One‐Hot Controller
Field programmable robot array!
マイクロロボットですよ。ロボットは configuration 情報をもっており、いろいろ書き換えられる。MEMS な足で動き回ったり、MRAM based な nonvolatile flip-flop とかを持っている模様。
すげえかっこいい。なんじゃこりゃー。
[ Session SC1 : Track on Reconfigurable Computing for Security and Cryptography ]
- Improving the Security of Dual Rail Logic in FPGA using Controlled Placement and Routing
消費電力からのサイドチャネルアタックを防ぐために、逆の論理で動く回路をつけて対称にするやりかたがあるわけだが、それをうまくやるための FPGA アーキテクチャと設計ツールの研究。
- Accelerating Cryptographic Applications Using Dynamically Reconfigurable Functional Units
村上先生のところの発表。フランスの人ですが。
Reconfigurable functional unit を持った ASIP (Application Specific Instruction-set Processor) を作って暗号を高速化しましょう。
- Tailoring a Reconfigurable Platform to SHA‐256 and HMAC through Custom Instructions and Peripherals.
[Session SC2 : Track on Reconfigurable Computing for Security and Cryptography]
- Observing the randomness in RO‐based TRNG
Ring oscillator based TRNG!
デバイスは STRATIX. FPL '08 にもあったかな...
- Proof‐carrying Hardware: Towards Runtime Verification of Reconfigurable Modules
こういう研究は大事だと思うのだが、どういうタイミングから現実的なものになってくるのかね？ソフトウェアでそういうもの (つまり、実行するバイナリが安全であると証明するもの・仕掛け) があるか、といわれるとそれは微妙だったりするし、しかし、ハードウェアであるからこそ大事なのかもしれない。うーん。。。
モジュールを使う側の検証にかかる時間をなるべく少なくして、負担をモジュールを作る側に移すことが大事なのか。なるほど。
Finally Boeing 787 had passed static & gauntlet tests, and the first test flight is scheduled on Dec.15.
It's so exciting...
というわけで、787 がいよいよ試験飛行開始だそうです。
自分の発表まではすごい勢いでいっぱいいっぱい。
僕は HPC というより design automation だと思うんだけどな...
HPC のセッションは僕以外けっこうおもしろかった。帰ったら予稿を読もう。
日本３大がっかり、というのがあるそうで、その中にはりまや橋も入っているのだそうですが、まあ、なんというか、これはすごい。
台車に乗っており、朝市の折には持ち前の機動力を発揮する模様。
高知にて。
少なくとも、看板の左右が間違っているような気がするんですよ。
[Opening]
- 131 submitted papers
- 42 full papers
- 35 posters
- 4 from Japan (5位くらい)
[ Keynote 1 ]
Semiconductor in transition:
- 32nm scheduled to debut by 2010
- 22nm is deemed feasible
- fewer, new architectures on the latest processes
- programmability and concurrency are the new imperatives
Parallel processing becomes Chip-level Multi-core processing (CMP)
- Power dissipation is a dominant, cross-cutting concern
Xilinx vision: fabless & programmability.
よく考えるとああいう最先端のチップを fabless vendor が作るってすごい。
SPARTAN-6 では昔のように、Parallel I/O は外周に配置されているが、Virtex-6 では内側にある。かっこいい。
消費電力は最大で 65% 減っている。
Linux 2.6.30 included the MicroBlaze architecture for the first time in a mainstream kernel release! まじか!!
QEMU + PetaLinux で、実機がなくてもデバッグできる。
http://youtube.com/watch?v=f3cC44OPZ1M
Embedded Software design cost already exceeds hardware design cost.
並列プログラミングが問題。
Concurrent software compiler: enables compilation and SW development in highly parallel processing SOCs. Productivity +200% in SW. Expected in 2013.
[ General Session 1: Arithmetics ]
- FPGA implementation of decimal floating-point accurate scalar product unit with a parallel fixed-point multiplier
10進です。
iEEE754-2008 の decimal64 data format. BCD使って計算する。
Virtex-II Pro での周波数は 70MHz+ で、悪くない。パイプライン段数は 11.
"It makes me nervous to fly on airplanes, since I know they are designed using floating-point arithmetic" Alston Scott Householder.
- Runtime memory allocation in a heterogeneous reconfigurable platform
TUDelft の人。
しかしわし、こういう話はわからんちゅうに。
- Hotspot Mitigation using Dynamic Partial Reconfiguration for Improved Performance
Temperature distribution is not uniform → Temperature controlled reconfiguration をしましょう、という話。温度は ring oscillator で測るのか!
それで、しんどいところを移動させることで、全体の発熱を抑えることができるらしい。結果として速い周波数のまま動かせてスループットが上がるのか。なるほどー。
- A systolic array based architecture for implementing multivariate polynomial interpolation tasks
なんかプログラムと違うぞ、と考えていて、Session 1 と 2 がfuse されている、ということにやっときづいた。
どういうことだ・・・
[ General Session 3: New FPGA Architectures ]
- A Novel High-Density Single-Event Upset Hardened Configurable SRAM Applied to FPGA.
Xilinx の QPro シリーズでは 4SEU/Day くらい。
TMR + Scrubbing が必要かな。
SEU-hardened CSRAM というのを提案。
PMOS トランジスタを入れて、8トランジスタ/Cell になるけど、これならそれほど大きくないよね、という話。
6-T SRAM だと 29um^2 くらいだけど、このやりかただと 32um^2 くらい、だと思った。数字間違ってたらごめんなさい。でも、オーバーヘッドは 10% くらい。
SEU が起きる threshold みたいなのは MeV で測るのかしらん？
勉強しないと...
- MRAM based eFPGAs: Programming and silicon flows, ...
SRAM is fast, easy to reconfigure, but volatile.
Flash is nonvolatile, but slow.
MRAM is... wow.
shadow reconfiguration: update magnetic information independently from the latch configuration (change committed later).
SR とかは普通にできるっぽい。
[ Session HPC1: Track on High-Performance Reconfigurable Computing ]
- A Traversal Cache Framework for FPGA Acceleration of Pointer Data Structures: A Case Study on Barnes-Hut N-body Simulation
FPGA を使う場合にしんどいのはポインタを使った間接アクセスで、アクセスパターンが irregular になるので遅くなる。間に traversal cache を入れて、うまくバンド幅を稼げるようにしたい。
普通の traversal cache は同じアクセスパターンが繰り返される場合に効果があるが、それではたいていはうまくいかない。そこで、似たようなアクセスパターンでも効くように改善。
n体問題ではうまくアクセスレイテンシを隠蔽できたそうだ。
濱田さんの実装も参考にしたらどうよ、と平木先生。
- Triple line-based playout for Go
碁ってよくわかってなかったんですが、なんか理解した気がする。
ひとつ石を置いたときにがらっと場がかわることがあるので、実装はけっこう難しい。
碁盤を3段ずつにわけてスキャンするのは、19x19だとでかすぎるから。
ソフトウェアの倍くらい出ているが、こういう問題では性能でなさそうなので、すごいのかも。
- Scalability Studies of the BLASTn Scan and Ungapped Extention Functions
Univ. of North Carolina at Charlotte
かなり速い。ベンチマークには env_nt とか env_nr database を使っているので、scalability issue は問題なさそうだ。処理は NCBI BLAST に準じているとのこと。データセットも現実的だし、価格対性能比なんかも示しており、非常に好感が持てる。
TimeLogic Decypher Machine というのを比較に使っているけど、これなんだろ。Quad-core Xeon と FPGA が載っているらしい。これ か。
配列関係はバンド幅が手強いのでやらずにきたんだが、最近は PCIe とかあるし、やってみるかなー。
- Low power, reconfigurable computing platform for spacecraft
High throughput, radiation tolerant and low power. Streaming 処理とかしたい。
FPPA: Field programmable processor array
NASA と組んでいる。
[ Poster 1 ]
- Prevention of hot spot development on coarse-grained DR architectures
- Floating point hardware for embedded processors in FPGAs: Design space exploration for performance and area
- A 10Gbps OTN framer implementation targeting FPGA devices
- FPGA implementations of BCD multipliers
- Matrix multiplication based on scalable macro-pipelined FPGA accelerator
- PCIREX: a fast prototyping platform for TMR DR systems
- Speeding up fault injection for asynchronous logic by FPGA-based emulation
- Base-calling in DNA pyrosequencing with reconfigurable bayesian network
最後のやつに興味があったのですが、cancel っぽい。
EOS kiss 買ったんですよ。6800 円で、28-105/3.5-4.5 がついてる。
ボディはアレですが、レンズはけっこういいもんね。
ところが、前の持ち主が激しくぶつけたらしくて、鏡筒にヒビ。
まあ、構造上、何の問題もないところなんだけど、そこからクラックが拡がったりすると嫌なので、一応直すことにした。
分解して鏡筒を取り出して、エポキシ接着剤で一晩放置。完璧に治りました。うひひ。
しかし、ファインダーは暗いし、微妙。
AF はワイドエリアで、スナップに限って言えば、悪くない。
ま、レンズだけ買えば何万かするもんね。いい買い物です。
明日は国際線のお客様。
成田から Washington D.C. へ飛んで、そこから Cancun.
Flight time は 12:30 と 3:40 くらいかな。すげえ遠い。そして仕事山積み。
当然エコノミークラスで電源なんかないので、MacBook のバッテリをふたつ装備ですよ (来年導入される 777-300ER の新しい機体では、全席に電源がつくらしい)。
iPod nano は、公称で24時間もつらしい。その前にヘッドフォン (ノイズキャンセラがついているやつ) のほうが電池切れだな。
高知で研究会やってたのだけれど、僕の Blog を見てか、大学の同期が会場に遊びにきてくれた。びっくりしたけど、元気そうで嬉しかった。
最近 blog への投稿数が減っているのだけれど、わりとマジメなことで書くべきだと思ったことはちゃんと書いているつもり (特に、日本における我々研究者のあり方、みたいなことはね)。そして、それなりに読まれているらしい (笑)。今回の懇親会とかでも、僕の記事を読んでくださっている先生方からちょこちょことコメントをいただいたり。
なんか、日本では、ネット社会とそれ以外を分けて考える人が多くて、オンラインな世界では匿名だったり筆名だったりするのが当然、みたいな雰囲気なのだけれど、それって違うでしょ。
ネットワーク、というのは社会インフラなのだし、日本は自由主義社会なのだから、(よほど深刻な内部告発とかそういうのでない限り) 匿名じゃなければ言えない、というような覚悟では、そもそも発言する意味なんかない、と思う。
[ FLOPS2D の設計コンセプト ]
JAXA における数値シミュレーション:
- 1980 年に M380 で二次元翼
- NS-I (1987): 1GFLOPS
- NS-II (1995): 数値風洞 : ベクトル計算機 280GFLOPS
- NS-III (2000): スカラ型 9.7TFLOPS
- JSS (2009): 140TFLOPS
二次元翼→三次元翼→オイラー全機→反応流→タービン全周解析→NS全機解析→...
三次元非定常計算の例: 液噴流コアの直接数値計算 (気液二相解析):
- 格子点: 60億
- 格子幅: 0.6um
- 5760コア、60TFLOPSで1ヶ月
- 出力総量: 153TB
100倍の計算をしようと思ったらどうするか...?
いろいろなCFDのコードがあって、メモリアクセスが主だったりディスクアクセスが主だったりする。ということは、固定されたアーキテクチャではしんどい。
リコンフィギャラブルで、「運用可能な程度にコンパクト」なシステム方式。
さきほどの乱流噴霧のだと、実行効率は4%くらいなので、もうちょっと効率よくしたい...
非定常計算が増えているのでファイル処理が問題。
柴田先生: 計算に合わせて構造を変える、というのは、つなぎかたを変えることを考えている? それともFPGAの中だけ? → 両方を考えています。現段階では機能を詰め込めるか、というところが問題。将来的にはバックプレーン的なもので専用の interconnect を作ることも考えている。
京先生: 4% くらいの実効、というボトルネックはどこにあるか解析されていますか? → 噴流の問題では通信が問題になってしまっている。実際のところスカラ型の並列計算機で 4% というのはそんなに悪くないと考えているが、ひと桁効率をあげたい。
山口先生: GPGPUでもGRAPEのような専用パイプラインでもなくFPGAなのはなぜでしょう? → GPUやCellのほうが性能は出しやすいのだが、センター運用という観点で reconfigurability に魅力を感じている。
泉先生: いまのソフトウェア実装は並列システムに適した実装 (データの空間的局所性) になっている? → はい。HPF 系の言語を使っているのでわりと楽にかけています。MPI を使う場合はデータの局所性を考えてやっている。マルチコアに関してはコンパイラに任せてスレッド並列化し、ユーザはチップ間の並列化をチューニングする感じ。
中條先生: ホストに接続できるカードの枚数は上限がある? → プロトコル的には 64 くらいまでだけど、まだ実装はしていない (し、ハードウェア的には制限がないはず)
京先生: どれくらい市場規模があるか、というのがメーカーの人間としては気になります → CFDの計算機の潜在的な需要は高いが、大規模なCFDとなるとあまり売れないと思う。それでも共通利用施設としての計算機センターとしてシステムを提供することは重要。
[ 各種暗号処理に適した2入力LUTプログラマブルロジックアーキテクチャの検討 ]
2入力LUTからなるePLXcryptと、sbox用のメモリMEMcrypt.
DES, AES, Camellia, などを実装することを考慮している。
ePLXcrypt は、配線と LUT の粒度を変えることでトランジスタ数を 40% くらい削減。
中原先生: LUTの入力サイズが2、というのが気になる。配線ふえないのはなぜ? → XOR とかが多いので。
山口先生: 結局はこれ、粗粒度アーキテクチャ的な方向なのでは? → ビットシフトとかがどれくらいうまくできるかがよくわからないので、検討していきたい。
京先生: 開発ツールは? → ePLX は専用のツールがある。ePLXcrypt はまだない。
[ マルチFPGAシステムFLOPS-2Dに向けたパイプライン構築手法の検討 ]
RER! RER!
中條先生: PCクラスタの限界というのは台数を増やしても性能が上がらないということ? →通信が飽和しちゃう。
回路を分割した場合の複数のFPGAの同期はどうしている? → そのうち...
柴田先生: 複数のFPGAに分割するときの問題にはまず通信量があるのでは? → 切り口にするところはなるべく細いところを手で探して、そこを候補点にしている。
山口先生: メモリボトルネックなのか、演算密度が高いのか、発表ではよくわからなかった →
名古屋先生: 分割したもののひとつだけが速くなっていても全体は速くなりませんよね → グローバル最適化が必要だと思います...
[ 3アドレスQDDマシン用コードの最適化アルゴリズムについて ]
Binary Decision Diagram: 論理関数を評価してシミュレーションを行う。
評価時間は平均ステップ数に依存。
MDD(k): BDDの2値変数をk個ずつグループ化した決定グラフ。
最大でBDDのk倍速くなるが、メモリ量が2^kに比例して必要。
で、QDD を評価するための専用マシンを作る。
ふんがさん: 命令長とかアドレス長は? → 命令が32bitで、アドレスが8bitくらいで3アドレッシング。ほんとはQDDだから4アドレス入れたいけど、そうするとアドレス幅が短くなりすぎて、大きな関数が評価できなくなってしまう。
柴田先生: どの変数とどの変数を合体させるのかとか評価順とかを含めて最適化している? →
[ 動的再構成型可変長複合回路の性能評価 ]
すみません、ちょっと席を外しておりました。
[ H264エンコーダのコア関数のSTPエンジンへの実装 ]
H264は動き予測が高度で、2倍以上の圧縮効率。だが、CPUでは大変。
NECの STP (Stream transpose) エンジン搭載の X-bridge に実装。
む、これって DRP か！！
泉先生: いまのチューニングは将来はコンパイラがやってくれそうか? → いまは手作業です。将来はやってくれると信じたい。
堀先生: オフロードしたのは全体のどれくらい? → 11% くらい。他の部分も同じくらいいけるかな、と思っている (が、関数を選ばないと難しい)
堀先生: 配列にアクセスできるのはふたつまで、というのは改善できる？→ DP RAM なので、たくさん使えば同時アクセス数は増やせます
午後の RECONF
[SRAM型FPGAの部分再構成によるエラー訂正手法の一検討]
SEUで回路が壊れたときにそこを部分再構成する。
Virtex-4 からフレーム単位で部分再構成ができるが、Xilinx のツールではできない。
九工大 中原先生: TMR自体のエラーは考えていない? → voter は壊れないものとしている。voter のところは一定時間間隔で scrubbing (書き直し?) することで信頼性を確保すればいい。
堀先生: フレーム単位での部分再構成は EDA がサポートしていない、というより、１フレームに収まるモジュールは扱えるけど、複数フレームにまたがるようなモジュールはダメ、ということであっていますか? → はい。
堀先生: Readback は誰がやっている? → 外部のPCでやっています。FPGA内部でやるよりは、同じボードにそういう回路を載せることを考えている。
[ MEMS を用いた反転・非反転ダイナミック光再構成型ゲートアレイ ]
TI のデジタルミラー (1024x768) を使用。応答時間は数 ms.
ゲートアレイのほうは、フォトダイオードの接合容量をメモリとして使うやつ。
LUT には 16 個のフォトダイオードがある。でも、照射する点の数が増えるとパワーが下がるので、なるべく照射点数は抑えたい。それで、LUT あたり 4 つのビット反転用フォトダイオードを追加して、それを使って転送ビット数を増やせるかな、という研究。
22% くらい明点を減らせて、それに従って 700ns から 600ns に再構成時間が縮みました。わほーい。
久我先生: 今回は OR 回路なので単純で、明点の数が少ないと思うんだが、実用的な回路になるとどうか → ビット反転の仕掛けで明点を削減するのは大事。複数のレーザーを使ってやる方法もある。
山口先生: 細粒度だけどいっぺんに書き換えられるからいいよね、という方向性か、粗粒度な方向にいくのか → ちょうどいま分岐点に立っていて、考えている。
[ 宇宙放射線に対して高い耐性をもつ光バッファリング手法 ]
構成情報をホログラムメモリに記録しておいて、それを使って不良部分を再プログラムする。
ホログラムメモリにノイズを付加した場合の再構成時間なども測定。
名古屋先生: フォトダイオードが一部不良でもうまくいく、というところをもうすこし詳しく教えてください → 不良になったビットが使えなくなるだけで、他は使える。
渡辺先生@岡山大: ホログラムの冗長性というのは何倍くらいあるんでしょうか? → ポスターでお願いします。
[ PCAにおける圧力の概念を用いた回路増殖法の評価 ]
どこかで集中的に回路リソースを管理するのではなくて、ローカルに混雑具合を見ながら回路をずらしたりしていって、必要なところに空き領域を作る。
構成手順は大幅に減ったけど、通信量が増える。まあ、そりゃしょうがないか。
[ スケーラブルFPGAシステムにおけるハードウェア拡張プロトコル ]
複数の FPGA にまたがる回路をどうやって同期するか?
久我先生: こういうの、どういうアプリケーションだったらうまくいくとかいかないとか、そういう知見があればぜひ...
[ 並列ふるい法とMPUを用いたウイルス検出エンジンについて ]
Snort と ClamAV: パターン数が二桁違う。Snort のほうが手の込んだ正規表現を使っている。
ClamAV では2段階マッチングをしており、パターンの先頭3文字をexact matchで見て、残りをpattern matchする。
インデックス生成関数がキモなのかな。
泉先生: 束縛変数とかを見つけるのはPCでやっているので、アップデートはFPGAの上だけじゃできない? → はい。
山口先生: 最初のexact match のところが速くなっても後ろがしんどくなる、ということはない? → そういうケースはカウンタを入れて見つけて、攻撃とみなしてしまえばいい。
[ サイドチャネル攻撃手法の評価環境の実装 ]
サイドチャネル攻撃対策を入れると回路規模がふくらんで、昔の SASEBO では入らなくなってしまったので SASEBO-GII というのを作りました。V5LX30 or 50 が載る。95,000 円 from TED で USB から configuration + 給電 (!)。
泉先生: ボードの個体差とか、このボードが持っている特性による癖のようなものはある？ → 個体差はたくさん作るのでこれから調べていく。SASEBO でやったらこうで、このボードでやったらこうでした、という知識を集積していきたい。
山口先生: 130nm から 65nm になって電圧以外にかわったことは? テクノロジが変わっても対策はかわらない? → かわらない感じです。だから、昔のデバイスのほうが取りやすいし、そこで対策を考えるのもいいかも。
[ FPGA実装されたストリーム暗号 CryptMT の評価 ]
ストリーム暗号ではブロック暗号と違って、疑似乱数を送信元と受信先で作って、それとデータの XOR をとることで暗号化を行う方式。通信系で多く使われている。
昨日伊丹に着陸する手前で、市街地から黒煙がぶわーっと上がっているのが見えて、あれは工場じゃなくて火事っぽいなあ... と思っていたら、住之江の自転車屋、ウエムラ さんの倉庫が燃えたらしい。通販とか、東京でも販売会やったりして、僕もたまにお世話になってたわけだが。
うわー、まじかよ。
大丈夫かな?
最初はコンピュータシステム研究会。
[ Smith-Waterman アルゴリズムにおける GPU を用いた実装方法の位置提案 ]
土肥君＠長崎大の発表。
既存の GPU 実装 (CUDASW++) とか Cell 版、Xeon 版に比べて健闘している。いいね。
通信バンド幅についてきいてみた。
時間的にはスコア計算のほうが支配的で、まだバンド幅には余裕がある模様。
でも、発表後にマイク付けたまま戻っちゃダメだよ。
[ 高性能かつ低消費電力を実現する可変レベルキャッシュのモード切替アルゴリズムの改良と評価 ]
最近のマイクロプロセッサはなんと言ってもキャッシュで性能を稼ぐわけだけど、キャッシュのリーク電流の割合というのは無視できない。
ノーマルモード (ふつうのキャッシュ) と低消費電力モードがある。
キャッシュの容量が小さくてもよさそうなら低消費電力モードで動かす。低消費電力ではキャッシュの半分をスリープモードにし、そこにあるデータを使いたいときだけ起こして、L2 の中身と入れ替える。
SimpleScalar にこのモード切替コントローラを実装。
除算を使って (わりとちゃんと) 計算する版と、そうでないのと作ったが、性能差は 1% くらいなので除算器なしのほうでもいいかな。
横田先生: キャッシュの容量は変えて評価はとってないの? → はい。
三木先生: スリープモードというのはどこをどう落としたモード? → バンクごとに電圧を変えるようにしておいて、スリープにするときはデータが死なない範囲でキャッシュメモリのそのバンクの電源電圧を丸ごと下げます。
柴田先生: 連想度はどうしてますか? → 4-way です。連想度は変えずにキャッシュラインの数だけが半分になったりします。
渡辺先生@岡山大: 256kB と 512kB で評価をとっているけど、256kB だけとか 512kB だけで走らせた評価があれば教えてください → ありません。
[ 可変パイプライン段数プロセッサのためのメモリアクセスに着目した細粒度なモード切替コントローラ ]
高速モードではパイプラインを D-FF で刻み、低速モードではそれを外す。
メモリアクセスと負荷の関係があることがわかったので、それを基準 (最近の32サイクル分のload,store命令の数) にして制御をする。
あまり細かく制御すると、パイプラインを flush する回数が増えてよろしくない。
- 共有のハードウェアとして作ると、それでオーバーヘッドがあってかえって電力消費が増えるのでは → D-FF のところにマルチプレクサをつけるだけなので、それほど大変ではない
- パイプライン段数を3段階とかにもできる? → 考えてはいる。基本的にパイプラインの各ステージの遅延は同じはずなので、段数は整数倍になっていたほうがいいよね。
[ パス限定投機実行を実現するマルチコアプロセッサPALSの提案 ]
薬袋さんの ISIS-SimpleScalar がベースです!
投機がパス単位なので、メモリ周りは大変ではないかしら? メモリバッファそのものはひとつの投機状態をずっと保持している? → そうです。パス (スレッド) の実行が終了したときにはじめて共有キャッシュに反映される。
